(19)日本国特許庁(JP)

# (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-11652

(P2000-11652A)

(43)公開日 平成12年1月14日(2000.1.14)

(51) Int.Cl.7

識別記号

FI

テーマコート\*(参考)

G11C 11/407 11/413 G11C 11/34

362S 5B015

5B024

請求項の数4 OL (全 4 頁) 審査謝求 有

(21)出願番号

特願平10-182191

(71)出願人 000004237

(22)出願日 平成10年6月29日(1998.6.29) 日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 吉田 宗 郎

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100096231

弁理士 稲垣 清

Fターム(参考) 5B015 AA00 BA62 BA65


5B024 AA11 BA21 BA29 CA07

#### (54)【発明の名称】 半導体記憶装置

## (57)【要約】

【課題】 バーストストップコマンドを持たないSDR AMで構成した仮想チャンネルメモリであっても必要に 応じてバーストモードを終了できる半導体記憶装置を提 供する。

【解決手段】バーストモード及び通常作動モードで作動 する半導体記憶装置(仮想チャネルメモリ)において、 通常作動モードで使用する1のコマンドを利用してバー ストモードを終了させる。



1

#### 【特許請求の範囲】

【請求項1】 バーストモード及び通常作動モードで作動する半導体記憶装置において、通常作動モードで使用する1のコマンドを利用してバーストモードを終了させることを特徴とする半導体記憶装置。

【請求項2】 前記1のコマンドでバーストストップ信号を生成する第1の回路部と、前記1のコマンドによって通常作動モードで所定の信号を生成し、且つ、前記バーストモードで前記第1のコマンドをディスエーブルする第2の回路部とを有する、請求項1に記載の半導体記 10 憶装置。

【請求項3】 前記1のコマンドが、半導体記憶装置の モードを設定するためのモードレジスタセットコマン ド、セルフリフレッシュ信号又はライトコマンドであ る、請求項1又は2に記載の半導体記憶装置。

【請求項4】 仮想チャンネルメモリとして構成したことを特徴とする、請求項1乃至3に記載の半導体記憶装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 関し、更に詳しくは、バーストモード及び通常作動モードで作動する半導体記憶装置の切り替え機能に関する。 【0002】

【従来の技術】近年、DRAMの主流は、従来型のDRAMと同じ製造コストで製作でき、且つ、100MHzもの高速クロックで作動する同期型DRAM(シンクロナスDRAM:以下SDRAMと呼ぶ)に移行している。SDRAMでは、一度アドレスを入力すれば同一のページ内でメモリセルを連続してアクセスできるバース30トモードが一般的に採用されている。バーストモードでは、複数のモードの中から1つを選択することにより、例えば1、2、4、8ビット又は1ページの全ビットのデータが連続してアクセスできる。

【0003】ところで、SDRAMのバーストモード動作を途中でストップするには、一般に、バーストストップ・コマンドを入力するか、又は、プリチャージ・コマンドを入力してバーストモードを終了するのが一般的である。

【0004】SDRAMでは、CPU及びコントローラ 40 とのデータ転送の効率化を図るために命令数を少なくする要請が高い。特にバーストストップコマンドは、上記の通りプリチャージコマンドで代用できるため不要にできる。またCPU及びコントローラ側にもバーストストップコマンドを持たない例が多い。つまり、SDRAMではバーストストップコマンドを持つシステムと持たないシステムとが混在している。

【0005】SDRAMを使用するシステムでバーストストップ・コマンドをなくした場合には、SDRAMではプリチャージ・コマンドがバーストモード動作を途中 50

で止めるための唯一のコマンドとなる。この場合、通常のSDRAMを利用するシステムでは、特に問題はな

のSDRAMを利用するシステムで い。 【OOOC】 トラスズ ・大山野 しょ

【0006】ところで、本出願人は、SDRAMにおけるアクセススピードを更に高めるために、特願平09-290233号において仮想チャンネルメモリ(バーチャル・チャンネル・シンクロナスDRAM: VCSDRAM)を提案している。仮想チャンネルメモリは、行方向及び列方向にアレイ状に配列された複数のDRAMメモリセルから成るメモリセルアレイと、メモリセルの行数及び列数に対して一定の比率の行数及び列数を有し、行方向及び列方向にアレイ状に配列されたキャッシュ機能を有するレジスタアレイとを備えている。レジスタアレイは一般にSRAMとして構成される。

#### [0007]

【発明が解決しようとする課題】SRAM及びSDRA Mを組み合わせた、上記提案された仮想チャネルメモリにおいては、フォアグランド動作であるレジスタアレイからのリード・ライトのバースト動作をバックグランド 動作であるプリチャージ・コマンドで終了させることはできない。このため、前述のバーストストップコマンドを持たないシステム中では、仮想チャネルメモリのバースト作動モードを途中でストップして通常作動モードに切り替えできないという問題があった。

【0008】本発明は、上記に鑑み、バーストモード及 び通常モードのいずれでも動作できながらも、バースト ストップコマンドを持たないシステム中に配設した場合 にも、システムのコマンド数を増やすことなく、必要に 応じてバーストモードを途中で終了できる半導体記憶装 置を提供することを目的とする。

#### [0009]

【課題を解決するための手段】前記目的を達成するため、本発明の半導体記憶装置は、バーストモード及び通常作動モードで作動する半導体記憶装置において、通常作動モードで使用する1のコマンドを利用してバーストモードを終了させることを特徴とする。

【0010】ここで、本発明の半導体記憶装置でバーストモードを終了させる1のコマンドとしては、特定のコマンドに限定されるものではなくいかなる信号も利用できる。一例として、バーストモード状態での使用が禁止されているモードレジスタセットコマンド、セルフリフレッシュコマンド又はライトコマンドが利用できる。例えばモードレジスタセット信号は、一般に、バーストモード又は通常作動モードの何れかのモードを選択した結果として出力がレレベル又はHレベルとなる、レジスタを制御するための信号である。

【0011】1のコマンドを、バーストモードでバーストストップ信号を生成するために利用し、且つ、通常作動モードで本来の目的に利用できるようにするには、前記1のコマンドでバーストストップ信号を生成する回路

を設けると共に、通常作動モードで前記1のコマンドを 利用して対応する信号を生成する回路中に、前記1のコ マンドで通常動作モードではイネーブルとなる信号を、 バーストモードでディスエーブルする回路素子を設ける ことが好ましい。

【0012】本発明を仮想チャンネルメモリに適用する ことで、システムのコマンド数を増やすことなくバース トモードと通常動作モードとの間で切り替えることがで きる。

#### [0013]

【発明の実施の形態】図面を参照して本発明の実施形態 例に基づいて本発明を更に詳細に説明する。 図1は、本 発明の第1の実施形態例の半導体記憶装置の論理回路図 である。本実施形態例では、バーストモード動作中にモ ードレジスタセットコマンドを利用してバーストストッ プ信号を生成する第1の回路部11とバーストモード以 外の動作モードでモードレジスタセットコマンドからモ ードレジスタセット用信号を生成し、且つ、バーストモ ード動作ではモードレジスタセットコマンドを無効にす る第2の回路部12とを有する。

【0014】第1の回路部11は、モードレジスタセッ トコマンド及び内部クロックCLKを入力とするNAN DゲートNAND 2と、NANDゲートNAND 2の出 力を入力とするインバータINV2とを有する。第2の 回路部12は、モードレジスタセットコマンド、バース トモード動作中以外のモードでHレベルとなるバースト 信号、及び、内部クロック信号CLKを入力とするNA NDゲートNAND1と、NANDゲートNAND1の 出力を入力するインバータ I NV1とを有する。

コマンドは、バーストモード動作中には通常は発生しな い信号、つまり禁止コマンドである。本実施形態例で は、このモードレジスタセットコマンドを、バーストモ ードを終了させるバーストストップ信号を生成するため に利用している。

【0016】バースト動作中ではなく、従ってバースト 信号がHレベルの際に、内部クロック信号CLKに同期 してモードレジスタセットコマンドを入力すると、第2 の回路部12のNAND1及びINV1によってモード レジスタセット用信号がHレベル (イネーブル) にな る。つまり、バーストモード動作中以外では、モードレ ジスタセットコマンドを、本来のモードレジスタセット のためのコマンドとして使用できる。このとき第1の回 路部11によってバーストストップ信号がHレベルにな るが、バーストモード動作中ではないため、バーストス トップ信号が発生しても回路中に変化はない。

【0017】バーストモード動作中にモードレジスタセ ットコマンドを発生させると、第2の回路部12では、 バースト信号によってNANDゲートNAND1がディ スエーブルされており、モードレジスタセット信号は発 50 レベルであると、半導体記憶装置はバーストモードで作

生しない。この時、第1の回路部11では、内部CLK に同期してバーストストップ用信号がイネーブルとな り、バーストモード動作を終了させる。これによって、 バーストモード動作中には、モードレジスタセットコマ ンドでバーストストップ信号を生成でき、また、バース トモード以外の通常作動モードでは、モードレジスタセ ットコマンドを本来の目的に利用できる。その結果、バ

ーストモードストップのコマンドを持たないシステム中

において、仮想チャンネルメモリのバーストモード動作 10 を途中で終了できる。

【0018】図2は、本発明の第2の実施形態例の半導 体記憶装置の要部構成を示す論理回路図である。本実施 形態例の半導体記憶装置は、バースト状態セット・リセ ット回路21と、モードレジスタセット回路22とを有 する。

【0019】バースト状態セット・リセット回路21 は、ライトコマンド信号及びリードコマンド信号を入力 とするNORゲートNOR1と、NORゲートNOR1 の出力を入力するインバータINV3と、指定のビット 20 数のバースト動作が終了したのでバースト終了をコマン ドするバーストエンド信号、及び、バーストモードを強 制的に終了させるためのモードレジスタセット信号を入 力とするNORゲートNOR4と、NORゲートNOR 4の出力を入力するインバータINV4と、双方のNO RゲートNOR1及びNOR4の出力がインバータIN V3、INV4を介して入力され、何れかのNORゲー トNOR1、NOR4の出力に従って出力が反転するラ ッチ回路23とを有する。

【0020】ラッチ回路23は、出力がたすき掛けに入 【0015】上記構成において、モードレジスタセット 30 力される一対のNORゲートNOR2及びNOR3で構 成されており、ライトコマンド信号又はリードコマンド 信号の何れかが発生すると出力がLレベルになり、バー ストモードに移行するためのバースト信号をアクティブ にする。また、バーストエンド信号又はモードレジスタ セットコマンドの何れかによって、その出力を成すバー スト信号がHレベルになる。

> 【0021】モードレジスタセット回路22は、バース トモードでLレベルになるバースト信号、データラッチ 用のクロック信号CLK及びモードレジスタセット信号 40 を入力とするNANDゲートNAND3と、NANDゲ ートNAND3の出力を入力するインバータINV5 と、夫々のモード状態を示す信号(モード選択信号)1 ~nをインバータ I N V 5の出力に応答してラッチす る、モード数(n)に対応する数のフリップフロップD FF1~DFFnとを有する。

【0022】各フリップフロップDFF1~DFFnの 出力が、各モード信号として利用され、いずれのフリッ プフロップDFF1~DFFnの出力もLレベルのとき に、バースト状態セット・リセット回路21の出力がL

動する。

【0023】バースト信号がHレベルのときに、つま り、バーストモード以外の通常作動モードのときに、モ ードレジスタセット信号をHレベルにすると、データラ ッチ用クロック信号のHレベルに応答して、NANDゲ ートNAND3の出力がLレベルに移行する。この信号 が、インバータINV5を経由して各フリップフロップ DFF1~DFFnに伝達され、対応するモード選択信 号をラッチする。これによって、メモリはモード状態を 示す信号1~nにより指定された特定のモードに移行す 10 コマンドとして利用できる。 る。つまり、モードレジスタセット信号は本来の信号と して利用される。

【0024】バースト信号がLレベルのときに、つま り、バーストモードのときに、モードレジスタセット信 号をHレベルにすると、バースト信号によってディスエ ーブルされたNANDゲート3の出力に変化はなく、モ ードレジスタセット回路22に変化は生じない。一方、 バースト状態セット・リセット回路21の出力がLレベ ルからHレベルに変化し、半導体記憶装置はバーストモ ト信号をバーストモードストップ信号として利用でき る。

【0025】以上、本発明をその好適な実施形態例に基

づいて説明したが、本発明の半導体記憶装置は、上記実 施形態例の構成のみに限定されるものではなく、上記実 施形態例の構成から種々の修正及び変更を施した半導体 記憶装置も、本発明の範囲に含まれる。

### [0026]

【発明の効果】本発明の半導体記憶装置では、通常作動 モードで使用する1のコマンドを、バーストモード以外 の通常作動モードでは本来の目的に利用しつつ、バース トモード中にはバーストストップ・コマンドを生成する

#### 【図面の簡単な説明】


【図1】本発明の第1実施形態例の半導体記憶装置の論 理回路図。

【図2】本発明の第2の実施形態例の半導体記憶装置の 論理回路図。

#### 【符号の説明】

11:第1の回路部、12:第2の回路部、21:バー スト状態セット・リセット回路、22:モードレジスタ セット回路、NAND1~NAND3:NANDゲー ードから抜け出す。これによって、モードレジスタセッ 20 ト、NOR1~NOR4:NORゲート、INV1~I NV5:インバータ、DFF1~DFFn:フリップフ ロップ1~n

【図1】



【図2】

**20** 信号 NOR4 バーストエンド 信号 NOR<sub>3</sub> INV4 ・21 バースト状態セット・ リセット回路 DFF1 モード状態を モードレジスタセ DQ 示す信号1 ット後の信号1 G モードレジス タセット個号 ,DFFn モード状態を 示す信号n モードレジスタセット使の信号n DQ NAND3 lG データラッチ 用CLK馆号 INV5 パースト信号 22 モードレジスタセット 回路